随着计算机技术和Internet的迅速发展,静态图像的压缩技术得到了迅速的发展和广泛的应用。JPEG是现有的应用广泛的静态图像压缩标准,JPEG2000作为新近的静态图像编码标准和JPEG相比有更高的压缩效率,且具有许多新的特点。采用帧内预测的H.264/AVC帧内编码是H.264/AVC视频编码标准中的重要技术。它在编码图像质量和编码复杂度方面都与JPEG2000编码标准相比更有竞争力,是一种有效的静态图像编码解决方案。但是,和JPEG2000编码器相比,H.264/AVC编码器的缺点在于,在带宽受限的情况下,无法有效的控制编码图像的比特数,以满足传输的需要。本文首先提出了一种针对H.264/AVC帧内编码的比特数控制策略。其次,设计了一种基于FPGA平台的采用帧内预测编码的静态图像编码硬件系统。通过采用宏块级流水线,使系统处理速度加倍,并且提出了一种宏块流水线重启的方法,以保持系统在比特数控制下工作的性能。系统还采用了可配置的4路并行帧内预测器,并通过亮度、色度预测穿插进行的方式提高了预测器的利用率。系统还采用了一种并行4×4二维DCT/Hadamard集成变换结构。除此之外,本文还设计了CABAC熵编码硬件结构,包括二值化处理器,上下文模型选择器以及全流水的算术编码器。通过对系统各功能模块进行仿真,结果正确,符合设计要求。