论文部分内容阅读
首先，本文简要介绍了Turbo码编译码器的基本原理，以及各种译码算法。在此基础上选择Log-MAP译码算法作为本文实现Turbo码译码器的译码算法，并以MAP算法为基础，对已经存在的Log-MAP译码算法进行了验证性推导。其次，本文提出并研究了Turbo码编译码器的一种硬件实现结构。译码器以Log-MAP算法为基础，并且引入滑窗时序。在此基础上，采用Design Compiler完成Turbo码译码器的综合、优化并得到门级网表，给出译码器硬件结构的规模、所采用的系统时钟以及该译码器的吞吐率。最后，本文搭建了Turbo码编译码器仿真平台，对Turbo码编译码器硬件实现进行仿真，给出Turbo码编译码器在高斯白噪声信道条件下的误比特率，并且对译码性能进行了详细地分析。