该文研究了数字化直接序列扩频接收机的设计,该接收机采用1023位的m序列,处理增益高达30dB,具有很强的抗干扰能力;采用DQPSK载波调制,设计信息速率为32kbps.微电子技术和电子设计自动化(EDA)技术的迅速发展,使得可编程逻辑器件凭借其高速的数据吞吐率和快速灵活的开发成为数字信号处理领域的新生力量.该文主要探讨了以Altera的APEX20K系列FPGA来开发扩频接收机的中频处理模块所涉及的问题.文中首先回顾了一般直接序列扩频通信系统的数学模型,分析了扩频通信系统的性能.然后进行了扩频接收机的整体设计,把电路划分为几个独立的模块,其中包括下变频模块、伪码解扩模块、DQPSK解调模块和鉴相模块等,详细的给出了定点运算实现的算法.最后,对数控振荡器(NCO)、匹配滤波器.相关峰捕获电路的FPGA实现等进行了进一步的分析,普遍地采用了流水线的设计来提高系统的速度,同时又通过改进算法节省不必要的资源浪费.所有的设计都通过了接近于实际情况的后仿真,结果表明,文中的设计达到了预定的指标.