ΣΔ调制器在模拟数字转换中可以达到很高的精度,在数字化、信息化高速发展的今天,ΣΔ调制器的电路实现成为集成电路设计的一个热点问题。本文的研究目标是在不提高功耗的基础上,将ΣΔ调制器的采样时钟频率提高到GHz数量级,使其可处理信号带宽大大拓宽。本文首先介绍了使用ΣΔ调制器产生单比特数据流的原理。虽然ΣΔ调制器只使用1bit量化器(比较器),但是由于其采用了过采样和噪声整形的技术,使得其依然能达到比较高的精度。本文进一步分析了一阶,二阶以及高阶的ΣΔ调制器系统,虽然越高阶数的系统的噪声整形效果会越好,但是三阶以上的系统存在不稳定的问题。目前世界上的ΣΔ调制器的电路实现主要是基于有源积分器的结构,包括离散时间和连续时间两种,但是这种基于有源积分器的ΣΔ调制器的性能会受到其使用的运算放大器的非理想性的影响,不容易实现对宽带信号的处理,一般其能处理的信号带宽很难超过1MHz。本文介绍了一种基于无源滤波网络的宽带ΣΔ调制器的结构,其通过无源元件组成的滤波网络来替代积分器的工作,摆脱了运算放大器性能的制约,处理信号的带宽相比于传统结构大大拓宽了。本文介绍了这种基于无源滤波网络的ΣΔ调制器的原理,通过对一阶,二阶和高阶系统的详细分析最终选定了二阶系统进行具体的电路设计,并给出了基于RLC和RC网络两种不同的电路结构,分别给出了相应的系统级分析和电路级别仿真结果。仿真结果表明,在1GHz采样时钟下,这种无源的调制器可以将输入信号的带宽扩展至10MHz,两种网络的电路级的调制器动态范围分别能达到44dB和45.5dB左右。电路版图在TSMC 0.18um CMOS工艺上实现,当电源电压为1.8V时,两块芯片的功耗分别为27mW和23.4mW。相比于传统结构的调制器(采样时钟为100MHz左右,功耗一般在50mW以上),性能已经有了很大的提高。在对芯片的测试过程中,除了对系统进行总体的测试,还通过断开反馈回路对系统中各个电路模块进行了单独的测试,其实际测试结果相比于电路仿真结果还有一定差距。本文对系统中各个电路模块的具体测试结果进行分析,并就提高信噪比提出了相应的解决方法。