近年来,网络时代迅猛发展,基于数据挖掘的网络入侵检测作为一项重要的防御技术备受关注。K均值聚类算法凭借其简单、高效的运算特点在网络入侵检测中具有巨大潜力。但是随着该领域的发展需要,对于入侵检测的准确度与速度提出了更高的要求,原始的K均值算法已经不能满足实际的需求,往往需要优秀的改进算法。此外,FPGA平台不但逻辑资源丰富,设计灵活,且具有并行处理数据的优势,使其在加速计算领域备受青睐。为了提升算法的准确度与速度,本文针对K均值算法初始聚类中心点的选取和K值的不确定问题,选用密度峰值聚类算法改进K均值算法。并且基于FPGA平台,使用Verilog HDL硬件描述语言设计实现。首先,在充分分析理解两种算法的概念、原理的基础上,实现了基于密度峰值聚类的K均值算法改进策略,并通过实验对比验证了改进算法在聚类效果和运行效率上的优势。其次根据改进策略,提出了硬件实现的总体架构,主要由USB接口的数据输入、密度峰值聚类算法的实现、K均值算法的实现构成。最后通过Modelsim仿真验证各功能模块设计的正确性。将上述改进算法的硬件架构应用于网络入侵检测领域中,对其中经典数据集NSL-KDD进行数据处理,包括独热编码、归一化等,并分别采用主成分分析和遗传算法对特征降维。一方面消除冗余特征对网络入侵检测率的影响;另一方面,数据维度的减少使得计算复杂度降低,速度也随之提升。最后将各模块部署在DE2-115开发板上进行测试,基于FPGA的密度峰值聚类改进K均值算法在网络入侵检测上的检测率达73.5%,与Intel Xeon通用CPU平台相比,实现了2倍加速,且功耗为CPU的三分之一左右。