随着信息技术的发展,信息安全变得日益重要,同时密码分析水平、芯片处理能力也不断地进步,目前广泛使用的DES算法的安全强度已经不能满足新的应用要求,所以研究与实现新的加密标准AES(Advanced Encryption Standard)算法具有重要的现实意义。首先,本文分析了AES算法的加密流程和解密流程的基本变换和步骤,讨论了加密解密算法整合的方法以及密钥扩展的基本原理。其次,本文提出了高速低功耗AES芯片的设计方案并且对该方案进行了实现,对设计结果进行了仿真、综合与验证、布局布线。为了设计具有高速数据处理能力的AES,本文提出采用轮内流水线与轮外流水线相结合的混合流水线的加密解密结构,设计的AES核的最高工作频率为125MHz,此时数据吞吐量可以高达2466.3mbps,高于绝大多数已知AES核的数据处理速度。另外,为了实现硬件低功耗,本文经过分析采用了等效解密算法,从而在整体架构的设计上将加密与解密模块进行了整合共用;在此基础上,对AES算法的各个主要变换都以低功耗设计为目标,比如在字节替换时采用复合域变换的设计方法,在列混合部分采用字节级设计等,最终实现的AES的等效门数为102.1K,和已知的各种方案设计出的AES核比较,达到了极大降低芯片功耗的目的。综合以上两个方面的考虑,本文最终设计出了一款高速、低功耗的AES芯片。再次,本文根据AMBA总线的协议,为AES核设计了基于AHB总线的接口转换模块,该接口转换模块的功能是进行AES核与AHB总线之间控制、地址和数据信号的时序转换,从而方便该AES芯片在采用AMBA总线的SOC系统中的应用。最后,用SMIC0.18工艺对AES进行综合、布局布线、DRC/LVS等后端设计。论文对所做的工作进行了总结和分析,指出了设计中的不足和有待改进的地方,提出了下一步研究工作的方向以及具体内容。