论文部分内容阅读
CMOS特征尺寸的缩小和电源电压的下降,让使用电压域量化的模数转换器(ADC)在精度上不再占有优势,而时域量化的ADC却在享受工艺升级下的高分辨。结合当前智能便携式电子产品对ADC低功耗的要求,本文将在时域量化的基于环形压控振荡器的量化器(RVCO Quantizer),结合到功耗较低的连续时间(Continuous Time,CT)Sigma-Delta(ΣΔ)的结构中,提出了一种基于双环形压控振荡器的量化器(Double RVCO Quantizer,DRQ)的CTΣΔADC架构,并利用该架构在GSMC0.18工艺下,设计了一款10MHz带宽、10bit精度的适用于WLAN协议的连续时间Sigma-Delta模数转换器。本论文的具体研究内容如下:研究了ΣΔ调制器的工作原理以及CT结构相对于离散时间(Discrete Time,DT)结构各个方面的优缺点,同时研究了环形振荡器的性质和其在连续时间ΣΔADC上的应用,对各种基于RVCO Quantizers的ADC进行了总结和分析,提出了能有效消除输出信号偶次谐波的、提高系统SNDR的基于DRQ的CTΣΔ模数转换器架构。利用CPPSIM行为级仿真软件对所提出的系统架构进行了系统建模和行为级仿真,主要研究了RVCO Quantizer、非归零电流舵数模转换器(NRZ DAC)、三阶滤波器的CPPSIM建模和仿真,并对系统的非理性因素如:运放的有限增益带宽积、电阻噪声、NRZ DAC噪声、时钟的抖动等进行了分析和建模。通过系统的行为级仿真确定了电路的设计指标范围,行为级仿真系统的SNR为67.9dB,SNDR为65.4dB,SFDR为72.5dB。在确定了电路的设计指标范围后,在GSMC0.18工艺下对系统的RVCO Quantizer、NRZ DAC和三阶滤波器等进行了晶体管级电路设计,各模块性能指标均在设计指标范围内。还给出了滤波器优化后的系数,并着重分析了滤波器前端的噪声以及滤波器的RC系数的调谐。在完成了系统的整体电路设计后,系统的晶体管级仿真结果为SNR为61.5dB,SNDR为55.0dB,SFDR为56.5dB,达到了设计的要求。输出信号的频谱图充分说明本文说提出的架构能够有效抑制系统偶次谐波,提高系统的SNDR。文章的最后对论文所做的工作进行了总结,同时对工作的创新点和局限性进行了分析,并提出了基于RVCO Quantizer的ADC未来的几个研究方向。