随着数字运算的发展以及CMOS器件尺寸的不断缩小,数字信号处理理论与应用也得到了飞速的发展。为了满足快速增长的速度、复杂度和集成度的要求,需要有高速高性能模数转换器(A/D转换器)和数模转换器(D/A转换器)以保证高质量的信号在模拟域与数字域间进行转换。在应用方面,接收机主要关注A/D转换器的性能指标,而发射机则主要关注D/A转换器的指标,其中发射信号的有效带宽则是由D/A转换器的瞬时带宽决定,当发射GHz及以上的宽带信号时要求采用宽带D/A转换器,同时要求保证高线性度。但是随着工作频率的提高,D/A转换器的设计也面临了许多新的挑战,比如高速数据的接收,高速时钟的处理,高速电流开关阵列的设计等等。本论文正是针对高速高性能D/A转换器进行的研究,目标是在0.18μm CMOS工艺下设计了一款14位2GSPS D/A转换器。在深入分析当前高速D/A转换器的设计技术基础上,确定了D/A转换器的总体实现架构以及主要组成单元,并完成了工艺流片,经测试验证,电路能正常工作在2GHz,指标达到设计要求。主要研究内容为:1.研究高速DAC核实现方法,采用一种4MOS管电流开关对实现高速电流切换及自混频的实现方法。该方法通过两个传统的电流开关对实现,每个电流开关对工作半个时钟周期,通过对输入数据的简单处理,可以实现DAC的正常、归零、混频三种模式,使得的DAC的输出可以应用到第二、第三Nyquist区。2.研究高速LVDS数据接收方法设计,采用一种边沿自搜索方法,该方法通过调节接收时钟的延迟,搜索输入数据的边沿与当前时钟的相位关系,根据相位关系调整接收时钟的相位,使其工作在数据稳定有效期的中间,确保数据的正确接收。3.研究高速数据传递方法设计,采用了一种微延迟时序调节方法,该方法通过鉴相器对不同时钟域的时钟进行相位判断,根据判断结果对数据的延迟进行调节,确保数据的正确传递同时输出信号的时序不变。