目前，FPGA被广泛应用于各种通信和计算领域的嵌入式系统中。大概10年之前，FPGA还只应用于ASIC的原型设计中，因为FPGA的速度不具有优势。随着FPGA技术的发展，FPGA的速度大幅度提高，FPGA逐渐取代ASIC被应用于各种商业系统中。FPGA设计具有区别于普通VLSI设计的一些特点。比如，LUT(Look Up Table)的延时对低于一定扇入的逻辑单元来说，是相同的。布线资源包含了走线区域和转换开关，在走线的形状曲折时，转换开关会具有一个较大的延时值。在FPGA设计中，进行速度优化的传统方法有很多种。基于模拟退火的布局方法如著名的VPR工具就是其中的一种。IARFP(Insertion-After-RemoveFloorplanning)是一种有效的固定边框布局规划算法,与同类算法相比具有较大的优势。为了实现高速设计，本论文基于IARFP算法提出了一种新的FPGA布局规划方法。新算法主要包含两部分，延时优化的布局算法和源自FPGA特性的逻辑结构调整算法。通过调换模块的位置，布局算法可以优化最长延时路径；通过逻辑结构调整，进一步降低关键路径的延时。电路网络中的各边沿被赋予一定的权值，处于关键路径上的各边沿其权重不断增加，使其所在的关键路径的重要性不断提高。评估布局规划的成本函数考虑了各路径的权重因子，同时也结合了FPGA的特性。并且新的成本函数可同时有效地处理多个优化目标。基于FPGA的特点，在布局规划后期，选择关键路径中的某一个或多个模块，对其进行复制，在一定的条件下，可降低关键路径的长度。将电路中某几个串联模块综合为一个模块，不仅可以节省逻辑资源，还可以降低逻辑延时。算法运行结果表明，本论文提出的延时优化的布局算法获得了大约13.47%的延时优化，而逻辑结构调整算法获得了大约8.16%的延时优化。