随着集成电路向低电压、大电流、高密度、高速度方向发展,工作电压的降低使所容许的噪声容限越来越小,集成密度的增加使得串扰越来越大,过高的工作频率带来反射、色散等传输线效应,信号失真、时序错误给信号传输带来了很大的挑战。集成电路封装作为连接芯片与系统的桥梁,高速电路的封装设计在很大程度上决定了电子系统的性能指标,封装设计过程中的信号完整性分析已经成为系统设计中重要的研究内容。本文结合电磁场理论、传输线理论以及信号完整性理论,系统地阐述了反射、串扰以及电源噪声的产生机理和抑制措施。针对高速电路陶瓷封装的叠层结构特点、材料特性和电学性能要求,综合理论分析和软件仿真,结合陶瓷封装设计的工程实际,系统地研究了高速电路陶瓷封装设计过程中的信号完整性问题。主要进行了如下的研究工作:(1)提出了使用协同设计方法和以系统为中心的协同仿真进行高速电路陶瓷封装的设计和优化。首先对比分析了高速电路仿真可能用到的Spice模型和IBIS模型;其次,建立了陶瓷封装设计的协同设计流程,并对协同设计解决传统独立设计中设计余量分配不均问题的优势进行了分析;最后,提出了使用以系统为中心的协同仿真进行陶瓷封装的设计与优化。(2)系统分析了封装中的传输结构对高速信号传输的影响。借助三维电磁场软件仿真,结合实际工艺可实现性,详细分析了走线拐角、通孔、差分传输对高速信号传输的影响,用以指导高速电路封装中相关传输结构的设计,封装中走线拐角一般采用45°斜切拐角,过孔设计应尽量减小信号过孔的尺寸、减小焊盘尺寸、增大反焊盘尺寸以及在关键信号过孔周围加地回流孔,差分对设计要合理控制差分线间距和返回平面距离,以保证高速信号的传输。(3)设计了国内首款军用高可靠14Bit、2.5GSPS高速数模转换器芯片的陶瓷外壳。基于对陶瓷封装中传输结构的研究,针对陶瓷外壳设计中走线间距大、电源/地层数多的问题,进行了陶瓷外壳设计,并保证了在5GHz以内差分传输路径的插入损耗始终大于-0.8dB,满足了高速信号的传输要求;建立了高速集成电路陶瓷外壳封装设计流程;通过PCB和封装的协同仿真,对从芯片bump到PCB输入端的整个信号传输路径进行了仿真和优化,通过调整PCB布线长度,有效地将差分输入的损耗减小了1dB;通过调整滤波电容在电源分布系统上的具体位置,降低了供电系统的电源地阻抗,有效地提升了系统工作的稳定性;最终通过系统测试,验证了封装设计的有效性。