论文部分内容阅读
用铁电场效应晶体管（FeFET）作为存储单元的铁电存储器，具有结构简单、难以挥发、功耗很低、非破坏性读出、可多次反复读写、可高速大密度存取、抵抗辐射性能优异以及易兼容集成电路工艺等优点，因此，引起了人们的特别关注。本文首先综述了铁电材料及其存储器的研究进展，包括铁电体及铁电薄膜材料的分类和物理特性、铁电存储器的发展历史、研究现状以及存在的问题，然后在此基础上，利用理论建模和数值分析相结合的方法，重点研究了FeFET的基本组成单元：铁电薄膜电容器、金属层-铁电层-绝缘层-半导体（MFIS）结构以及MFIS-FET的电学性能及失效行为，主要内容和结果如下：1.通过联立Miller模型、肖特基发射模型和载流子漂移-扩散模型，推导出了一种新的理论模型来模拟高介电铁电薄膜电容器的漏电流-电压（J-V）特性曲线。利用此模型，研究了不同掺杂浓度、空间电荷分布、薄膜厚度和电极材料对BST薄膜电容器电流密度的影响。结果显示：模拟得到的电流密度呈电学滞后行为，并随着掺杂浓度的增加而增大；阴极界面处空间电荷对电流密度的影响很明显，而阳极界面处的影响则可以忽略；电流密度随薄膜厚度的增大而减小；通过Au/BST/Pt电容器的电流大于通过Pt/BST/Pt电容器的，表明势垒高度越高，电流密度越小。所有这些模拟结果与之前的模拟或实验结果是一致的。因此，这项研究对解释疲劳机制会有所帮助，对BST薄膜电容器及其器件的设计和性能改进能够提供有用的指导。2.通过考虑与电场相关的介电常数，改进了传统的空间电荷限制电流理论。利用此改进理论，模拟了BST薄膜的J-V特性曲线，以及迁移率、铁电参数和薄膜厚度分别对J-V特性曲线的影响。结果表明，J-V特性曲线分为低电场区域（斜率为1.99）和高电场区域（斜率为1.00），高电场区域开始于108V/cm电场处，对应于实验中的准欧姆区域，从而验证了实验中高电场准欧姆区域的出现是由和电场相关的介电常数引起的；J-V特性曲线的斜率和转变电压均不随迁移率的变化而变化；再一次证明了铁电非线性对铁电薄膜电容器的漏电流存在影响；在相同电压下，漏电流随BST薄膜厚度的增加而减小，这与之前的实验结果是吻合的，并且随着薄膜厚度的增加，J-V特性曲线的斜率和低电场区域与高电场区域的转变电场均不变。3.考虑铁电层极化行为的历史电场效应，采用偶极子转换理论来描述铁电层的电滞行为，并与金属-氧化物-半导体（MOS）结构的半导体器件物理理论相结合，提出了一种用于描述MFIS结构电容-电压（C-V）特性和记忆窗口的改进模型。利用该改进模型模拟了Pt/SBT/ZrO2/Si和Pt/BLT/MgO/Si结构中铁电层的极化行为，以及不同铁电层厚度和绝缘层厚度下，该结构的C-V特性和记忆窗口，并与实验进行了对比。模拟结果与实验结果能够很好的符合，验证了改进模型的正确性。利用此改进模型可以预测MFIS结构的C-V特性和记忆窗口，进而对其设计、制作和性能改进提供有用的指导。4.建立了一个改进的铁电场效应晶体管模型，并利用该模型研究了两种界面对铁电场效应晶体管C-V特性、漏电流-栅源电压（ID-VGS）和漏电流-漏源电压(ID-VDS)特性的影响。两种界面包括金属电极与铁电层之间的界面层和绝缘层与半导体衬底之间的SiO2层。当铁电场效应晶体管的界面层和SiO2层厚度固定时，利用该改进模型模拟了晶体管的C-V和ID-VGS特性曲线。结果发现，模拟结果与实验符合的很好，这充分证明了改进模型的正确性以及实验中界面层或者SiO2层的存在。进一步，模拟了不同界面层和不同SiO2层厚度下MFIS-FET的C-V、ID-VGS和ID-VDS特性曲线，得到的结果表明界面层或者SiO2层的存在会使得MFIS-FET的电学性能恶化，界面的厚度越厚，MFIS-FET的电学性能越差。界面层厚度比为0.00、0.05、0.10和0.15时的记忆窗口、ID-VGS和ID-VDS特性曲线与SiO2层厚度为0.00、2.00、4.00和6.00nm时的记忆窗口、ID-VGS和ID-VDS特性曲线是近似的，这表明在MFIS-FET的设计、制作和测量过程中，两种界面都是要考虑的。另外，通过分析C-V特性曲线中的积累区电容，可以区分出两种界面。因此，我们的改进模型可以帮助实验工作者在区分出界面的情况下，进一步优化自己的实验工艺。5.基于描述铁电层极化的两种模型：改进的Preisach模型和偶极子转换理论，分别结合界面层模型、迁移率模型和半导体器件物理理论，提出了描述MFIS-FET电学性能的两种改进模型。为了验证这两种改进模型的正确性，进行了如下模拟与对比。（1）通过利用基于Preisach模型的MFIS-FET改进模型，我们模拟了MFIS结构的C-V特性曲线和MFIS-FET的ID-VGS和ID-VDS特性曲线，并与实验结果和Lue模型模拟的结果进行了对比，发现改进模型与实验符合的很好，明显优于Lue模型。（2）利用基于偶极子转换理论的MFIS-FET改进模型，我们同样模拟了MFIS结构的C-V特性曲线和MFIS-FET的ID-VGS和ID-VDS特性曲线，并与实验进行了对比，结果发现改进模型的模拟结果同样与实验符合的很好。我们又利用该改进模型，模拟了不同栅极电压、不同SiO2层厚度和不同界面层厚度下MFIS-FET的电学性能，结果表明：C-V特性曲线和ID-VGS特性曲线的记忆窗口以及ID-VDS特性曲线均随着栅电压的增加而增大；SiO2层和界面层的存在会使得MFIS-FET的电学性能变差，并且它们越厚，电学性能就越差。所有这些进一步证明了界面的存在是保持失效的原因之一。