频率合成器是无线通信中射频前端的核心器件,主要功能为通信系统提供低相位噪声、低杂散的本振或者低抖动的时钟信号。高精度的基准频率在通信领域的迅猛发展下需求越来越高。锁相环频率合成器采用锁相环方式实现频率合成,其工作频带宽、相位噪声低、功耗低且易于集成,是目前最常用的频率合成技术。其中小数分频方式可以使锁相环频率合成器在采用较高的参考频率的同时拥有较高的环路带宽,得到了广泛的应用。但小数锁相环实现高频率分辨率的同时也带来小数杂散的问题。本文主要研究应用于高性能射频频率合成器系统中的小数分频器电路,采用Σ-Δ调制的方法实现小数分频,并围绕小数杂散抑制等问题,完成了以下研究:阐述了基于Σ-Δ调制的小数分频器的基本原理和常见结构。基于Σ-Δ调制的小数分频器主要分为Σ-Δ调制器和高速分频器两个模块,二者互相配合完成小数分频功能。对小数分频器的关键参数如相位噪声、小数杂散和频率分辨率的来源等进行了详细推导分析。采用0.13μm Si Ge Bi CMOS工艺分别对高速分频器和Σ-Δ调制器电路进行设计。首先对高速分频技术进行研究,设计一种基于源级耦合逻辑的触发器单元,使高速分频器能在Ku频段连续分频,最高工作频率能达到16GHz,最大分频比能达到219-1。然后对高精度、可编程Σ-Δ调制技术进行研究,设计了一款32bit高精度Σ-Δ调制器。其阶数可在1～4阶之间编程选择,调制器模数可在1～232-1之间编程设置,这极大地提高了小数分频的频率精度,将Σ-Δ调制器的使用扩展至有理数频率合成。最后分析小数杂散的来源,分析Σ-Δ调制器输出序列的周期性,通过研究杂散抑制技术,提出一种改进的小数杂散抑制方法,将质数模值和添加抖动相结合,实现对Σ-Δ调制技术的优化。对基于Σ-Δ调制的小数分频器版图进行设计,对本文设计的小数分频器进行整体仿真并对仿真结果进行分析。经仿真验证,本文设计的基于Σ-Δ调制的小数分频器能在7～16GHz的频率范围内连续分频,分频比最大可达219-1,电源电压3.3V,功耗为46.14m A,频率分辨率高达0.047Hz,小数杂散低于-62.79d Bc,达到同类产品的先进水平。