论文部分内容阅读
当电子系统中的晶体管器件速度主导着输入输出(I/O)的速度时,人们一般不太会关注信号是否完整的问题。而当反射、串扰和电源噪声等表象逐渐暴露时,工程师们也只是按照个案对其加以分析与处理。然而,为了从本质和机理上全面有效地提高电子系统的性能,大量具有不同技术背景的工程开发和研究人员不断投入,逐渐梳理并形成了信号完整性(Signal Integrity,SI)这一新兴的研究领域。随着I/O接口的数据率提升至数Gbps,I/O链路的性能最终由给定误码率(Bit Error Ratio,BER)和数据率情况下的电压容限和时序容限决定,这使得误码率眼图成为预估高速链路性能的关键。业界通常采用两种方法来获得眼图,第一种是在HSPICE仿真器中通过增加比特位的数量来仿真得到眼图,这种方法耗时耗力。另外一种是最坏情况分析法,这种方法也只能得出最坏情况眼图,且算法简单,往往会导致结果过度悲观。面对以上问题,本文开辟全新视角,从统计的角度对预估高速链路性能的误码率眼图进行分析。本文创新性提出从概率的角度来解释链路分析中相关噪声和干扰源的方法,使结果符合源于统计的性能指标,即误码率分析,从而省去了大量的行为级/电路仿真。本文从统计的角度,主要研究基于边沿响应的DDR4高速链路误码率眼图的求解方法。文中将通道码间干扰(Inter-Symbol Interference,ISI)和通道间干扰(Co Channel Interference,CCI)的影响考虑在内,利用卷积的思想得到通道误码率眼图,即Pre-aperture eye。并结合接收端抖动和噪声的联合概率分布,得到最终的误码率眼图,即Post-aperture eye。在此基础上可以绘出设计师所关心的任意误码率(如10-16)下的眼图,不只局限于最坏眼图。此外,界面设计中还添加了DDR4 Mask模块,从而可以更加直观判断系统的容限是否满足设计要求。针对以上研究,开发了基于MATLAB GUI的误码率眼图分析软件BER_Tools,这是算法成果的有力证明。该软件测试得到的最坏眼图参数(中心眼高和眼宽)与国际上Intel开发的MBERE软件相比,在相同的输入下仿真结果误差在1%以内,表明了算法的有效性。同时,基于单-位响应(Single-Bit Response,SBR)和双边沿响应(Double Edge Response,DER)的误码率算法精度很高,具有很大的理论价值。由于DER算法可以处理上升边和下降边不对称的情况,其仿真得到的误码率眼图更加符合实际,因而具有很高的工程价值。