在现代生产测试和教学实验中,FIR数字滤波器被越来越广泛的使用。随着技术和性能的提升,用户不仅需要滤波器具有高速运算能力且截至频率和滤波类型都可调,还经常要求滤波器的滤波阶数也能够实现在线更改,但能够实现这一功能的FIR滤波器价格都较为昂贵。本文针对这一问题,设计了一种低成本的、滤波阶数能够在线更改的高速FIR数字滤波器。近年来,集成电路制造技术获得了快速发展,FPGA器件的集成度和运算速度不断提高,同时价格不断降低。FPGA器件支持在线可编程功能,具有系统扩展性强和移植性好等优点。基于FPGA的静态可重构技术是一种先进的、兼具高性能与灵活性的重构技术,具有运算速度快和开发周期短等优点。本设计以CPLD器件作为控制中心,将FPGA静态重构与CPLD器件结合起来,综合运用FIR数字滤波模块、程序存储器件和模数转换电路等完成了基于FPGA可重构技术的FIR滤波器系统设计。该设计采用了CPLD器件搭配FLASH器件的结构作为静态可重构方案完成滤波器阶数的改变,将滤波阶数的调节转换为FPGA器件中滤波模块的调节。本设计为滤波器带来了扩展设计的空间,通过改变FLASH器件中的滤波模块让本系统能够实现更宽频带的滤波。此外,本设计采用了成熟的查找表算法完成滤波模块设计,使系统的运算速度更快,也使系统硬件资源得到更充分的利用。仿真结果证明,该系统滤波阶数可以在2的2~6整数次幂内在线改变,也能够实现滤波类型和截至频率的调整。系统达到设计预期并工作稳定。