论文部分内容阅读
随着云计算、移动互联网等新一代技术的创新及普及，海量数据的存储、处理、传输都给集成电路设计带来新的挑战与机遇。由于封装的限制和互连线间干扰以及时钟信号抖动的制约，传统并行接口技术由于无法满足高速传输的需求，成为高速通信的瓶颈。曾经应用于光纤通信的串行接口技术—串行器解串器(SerDes)，由于其成本低、抗干扰强、传输速率高等优点，逐渐成为高速接口技术的主流。因此，对SerDes系统及其组成模块的研究具有重要的应用价值。
本文主要研究了6.25Gb/s SerDes中FIFO和自适应模拟均衡器的设计与实现。本文首先对高速FIFO的设计做了相应的研究。在详细介绍了FIFO的工作原理和结构后，基于ARM公司的SRAM IP核，采用TSMC0.18μm CMOS工艺设计了一个10×256的高速FIFO，版图面积为1.3×1.1 mm2。流片后的测试结果表明，在1.SV的电源电压下，最高工作频率可达1050MHz，远远满足6.25Gb/s速率SerDes系统的要求。
对于自适应模拟均衡器，本文首先介绍了信道特性对信号完整性的影响，接着阐述了均衡器的工作原理。在此基础上，采用TSMC0.18μm CMOS工艺，完成了自适应模拟均衡器电路的设计，其版图面积为0.76×0.55 mm2。后仿真结果表明该自适应均衡器可以工作在6.25Gb/s的速率下，对经过长传输线的信号有很好的均衡作用。除此之外，还针对不同长度的PCB板，对均衡器的性能进行了实际测试。测试结果表明，均衡后的眼图有了一定的改善，在一定程度上减轻了长线传输对信号完整性的影响。
在SerDes广泛应用的今天，本文的研究对高速SerDes系统的设计与应用具有实际意义和应用价值。