论文部分内容阅读
在信息爆炸时代,如何实现数据高速大容量存储逐渐成为一个亟待解决的问题。通过对DDR存储器研究并借鉴SATA替代ATA这种并行通信改进为串行通信的方法,本研究提出SDDR存储器的方案设计,然后基于SDDR存储器将系统进一步扩展为SDDR存储阵列。采用文件系统方式对存储阵列的数据管理,在扩大容量的同时实现数据在传输速度和存取效率上的双提高。针对设计方案,本研究实现了硬件电路板的设计并通过代码调试验证。具体如下：1.定义SDDR存储系统数据传输的帧格式。阐述SDDR存储器的设计方案。用VHDL语言描述主机接口、主机端和存储器的统一节点接口、只写总线和转换单元等模块的设计。通过程序调试仿真以及对系统进行了性能分析。2.介绍SDDR存储阵列的构建过程。在SDDR存储器的基础上,通过改进主机接口和拆分整合主机数据等来完善SDDR存储阵列的功能,用VHDL语言描述模块设计并通过调试仿真并对系统进行了性能分析。3.硬件电路设计焊接调试和对系统板级验证。根据系统实现的功能,得出整个硬件平台的设计方案,并介绍了选取合适芯片的方法,然后根据FPGA芯片的外围接口特点设计DDR存储器模块、电源模块、以太网模块和串口模块等电路原理图。对PCB布局布线,系统采用12层的PCB结构。对焊接调试过程出现的问题以及应对修改方法等注意事项,也作了较详细的介绍。通过整个硬件电路调试验证了SDDR存储阵列设计的正确性。4.文件系统访问SDDR存储阵列方案设计。对SDDR存储阵列内存进行管理,介绍存储阵列的文件系统结构,讲述文件格式化、存储和读取的设计过程。SDDR存储阵列是一种新型存储系统,利用统一节点接口和只写总线搭建架构,并且在FPGA上建立合理的文件系统管理存取数据。系统通过提高只写总线的传输速度、在只写总线上挂载多个存储器和构成阵列形式实现数据存取速率的提高和存储容量的扩大。目前,SDDR存储阵列的方案在自己设计的电路板上已得到验证,串行时钟达到450MHz,内存空间为8路DDR存储器空间即256MB。系统抗干扰性能强,数据传输可靠,是存储领域的一种创新。