CMOS的发展紧随摩尔定律的步伐不断缩小特征尺寸的同时,不断增加的亚阈值电流和栅介质漏电流成为了阻碍工艺进一步发展的主要因素。于是减少漏电流,提高器件的稳定性成为CMOS向20nm以下节点发展的重要挑战。这时独特的FinFET结构依据其在抑制短沟道效应方面的绝对优势跃入了人们的视野,并成为了最近的热门器件。本文介绍FinFET特点,结构,制程,发展,优势以及面临的挑战。然后通过Silvaco TCAD仿真SOI FinFET,优化其几何参数以提高器件的性能。目前取得的研究成果如下：本文首先研究器件的输出特性曲线和转移特性曲线,考察器件参数对电流驱动能力的影响以及电流受栅电压影响的程度。研究发现器件Fin的宽度增加,氧化层的厚度减少,沟道Fin的掺杂浓度减少,能够提高电流的驱动能力。而Fin的高度增加,氧化层厚度增加,沟道Fin的掺杂浓度增大能明显减弱电流的驱动能力。同时,随着Fin宽的增加,电流更易受栅电压的影响。本文然后研究FinFET器件中几何参数对器件特征参数亚阈值摆幅Subthreshold Swing和漏极感应势垒下降效应DIBL的影响。研究发现随着沟道Fin高度的增加,亚阂值摆幅减少,DIBL值也减少,器件开关速度快,漏电流减少。相反,随着Fin宽度地增加,亚阈值摆幅和DIBL值增大,器件性能变差,对短沟道的控制能力也变弱。当Fin的高度与Fin的宽度比值为2.25左右时,器件性能最优。最后,作者模拟氧化层和氮化物应力覆盖层对FinFET器件的影响,发现随着栅氧化层厚度增加,亚阈值摆幅和DIBL值同时增加,栅极对沟道的控制能力变弱。氧化层厚度减薄,器件速度提升,漏电流减少。而且伴随覆盖层应力的增加,饱和电流驱动能力增强,载流子迁移率提高。