低密度校验(LDPC)码被证明是一类纠错性能逼近Shannon限的好码。近年来LDPC码受到了极大的关注,各种编译码方法不断被提出,其中一些方法不仅适合于理论研究,还使得硬件实现成为可能。这极大地促进了其在工业界的应用,越来越多的标准(DVB、WIMAX等)中将LDPC码作为首选信道编码方案。随着研究的深入,人们发现在中短码长和高阶调制方式下,多元LDPC码的性能明显优于二元LDPC码。本文就多元LDPC码的一些关键问题进行深入研究。多元QC-LDPC码具有编码简单,性能优越的特点,文章研究了此类码的构造和编码方法,并给出两种简化结构,及其具体的编码方法。译码方面,采用理论分析和仿真相结合的方法分析了BP、FFT-BP和EMS等译码算法,得到相关结论:FFT-BP算法较BP算法简单,且性能同样优越;EMS算法复杂度最低,但是有一定的性能损失。本文结合“863”项目,完成多元LDPC码编译码器的FPGA设计,详细介绍设计过程中用到的主要技术和模块。其中编码是通过准循环结构的校验矩阵进行的,这种算法消耗的存储资源较少,且不需要对矩阵进行预处理;译码则采用EMS算法,极大的提高了译码速率。