随着集成电路设计技术的飞速发展和半导体工艺的不断进步,模数转换器正朝着高速、高精度、低功耗的方向发展。Sigma-Delta ADC由于其较高的精度和相对较低的工艺要求,使得它在当今高精度信号处理领域中倍受青睐。高性能带通Sigma-Delta ADC是数字中频接收机的核心模块之一,它可以有效地将中频窄带模拟信号转换为数字信号,这既有利于提高接收机的性能和集成度,又为多模式接收机的设计提供了可能。因此,本文的主要目的是设计带通Sigma-Delta ADC中的数字后处理电路,即数字下变频器。基于Sigma-Delta ADC的基本原理与结构,本文广泛深入地研究了数字下变频器的设计实现方法。根据数字下变频器的整体性能要求,讨论了系统各组成模块的设计要求,在综合考虑性能和功耗的情况下,优化设计各组成模块的参数及电路结构。本设计中数控振荡器采用基于查找表与泰勒展开式相结合的正余弦函数的实现方法,兼顾了速度、精度、资源等方面的要求,并在此基础上使用译码器电路代替查找表以进一步节省硬件资源；CIC滤波器采用递归结构实现,主要优点是无乘法器、结构规则、易于代码及版图实现；FIR补偿滤波器则采用两相转置对称结构,在降采样之后再进行滤波运算,降低工作频率的同时提高了计算效率；根据半带滤波器的特性,提出一种滤波器频率响应与系数量化位数弱相关的半带滤波器实现结构,在保证滤波性能的前提下,减少系数量化位数；同时采用了CSD编码技术对所有的非整数滤波器系数进行处理,大大减少了滤波器在实现过程中的运算量和运算复杂度。本文在SMIC 0.18μm的CMO S工艺下,实现了一个输入采样频率为26MHz,输出采样频率为812.5kHz,输出I/Q两路字长为13位的数字下变频器电路,模块面积小于1000×600μm~2。测试结果表明,在降采样倍数为32,中频频率为500 kHz,工作电压为1.8 V以及输入信号信噪失真比为72.2dB时,数字下变频器输出信号的信噪失真比达到65.3dB,相对误差为6.9dB,功率消耗低于4mW。