随着集成电路工艺的进步,互联线间耦合电容增大,使得串扰对电路的影响日趋明显。串扰对集成电路的影响分为会造成电路错误翻转的功能噪声以及影响芯片性能和可靠性的延时噪声。当集成电路工艺进入深亚微米级别,串扰违规数量达到数以千计,解决串扰问题的复杂性甚至超出了设计本身的复杂性。盲目使用串扰相关工具不仅会带来“分析－修复”的多次循环,还会造成芯片资源浪费,因此如何快速有效地解决串扰是深亚微米集成电路工艺下迫切需要考虑的问题。 本文主要关注集成电路后端设计中串扰控制的快速收敛问题。本论文首先从相关理论出发,分析影响串扰的因素,并对串扰修复技术加以研究。接着给出了建立在Design Compiler+Astro+Prime Time工具平台上的串扰控制方案,这个方案给出了一个从串扰修复到串扰再次预防的子循环,用以在串扰修复之后设计要求无法满足的情况下,进行更为有效的串扰控制。本文重点讨论了串扰预防、分析以及修复的多种方法,包括对功能噪声和对延时噪声的控制,涵盖了后端设计的整个流程。在工具多次修复设计无法收敛的情况下,使用本文给出的手动修复延时噪声的方法可以快速达到设计收敛。最后,以一款嵌入式微处理器芯片作为实验对象,通过深入分析串扰违规的原因,给出了三种优化方案,并在优化的基础上进行了串扰修复。 基于0.13μm CMOS工艺的嵌入式微处理器芯片的实验结果表明：使用本文的优化方案,在时钟频率高达300MHZ,芯片利用率高达70％,面积为3084.8μm×3084.8μm的情况下,经过一次的“分析－修复”循环,串扰违规路径从庞大的数目减少到1条,最差延时增量从-1.39ns降低到-0.06ns,性能可以达到不考虑串扰的正常情况,从而证实了该优化方案的可行性和修复方法的有效性。