逻辑仿真（LogicSimulation)是数字系统或者数字电路对其逻辑功能正确性进行验证的过程。作为数字芯片领域应用最为广泛的技术之一，逻辑仿真贯穿于芯片设计、生产、测试和制造整个生命周期。同时，逻辑仿真也是芯片测试理论中的基础性技术，本文的研究是在芯片可测试性设计的背景下进行的。
　　随着芯片规模的不断增长，工业上花费在千万门级甚至是上亿门的电路仿真时间越来越长，这导致了过长的设计周期和很高的设计成本。因此寻找一种大规模加速逻辑仿真的方法将有利于缩短整个芯片的设计及测试周期，并同时降低产品的设计成本。
　　本论文立足于数字电路逻辑仿真中的顺序仿真和事件驱动仿真，以千万门级的工业电路作为研究对象，结合实际的工业界时序电路组件特征，利用GPU大规模并行的硬件架构特性，设计并行仿真的算法，达到大规模加速逻辑仿真的目的。研究的内容包括：
　　(1)基于GPU的顺序执行逻辑仿真的并行算法。
　　(2)基于GPU的事件驱动逻辑仿真的并行算法。本文提出两种基于事件驱动的逻辑仿真算法。一为集中式事件驱动算法，采用了传统的集中式的事件队列；二为分布式事件驱动算法。
　　本研究是学术界第一次使用GPU实现了千万门级工业电路的逻辑仿真，并且通过实验证明其加速效果具有良好的可拓展性。