论文部分内容阅读
功率半导体器件作为电力电子技术的核心部分,其应用推动了电力电子技术的快速发展。击穿电压和比导通电阻作为衡量功率半导体器件性能的两个关键参数是人们关注的重点。硅基功率MOS器件是目前商业主流化的功率半导体器件,一直以来,研究者们分别从结构、工艺、材料三个方面优化器件的性能。虽然科研工作者还在不断致力于研发新的硅基功率MOS器件,但是器件的性能由于始终受到硅(Si)材料临界击穿电场的限制而存在2.5次方的硅极限关系,且Si材料本身不适合工作于高温、高压、高辐射等特殊环境中。碳化硅(SiC)材料作为第三代半导体材料由于其禁带宽度大、临界击穿电场高、导热率高、抗辐射能力强等优势受到人们的关注,但是目前SiC MOS器件的工艺尚不稳定,且不能完全采用Si器件工艺。针对功率半导体器件面临的这些问题,本论文在Si/SiC异质结界面特性研究的基础上,提出了Si/SiC异质结VDMOS、Si/SiC异质结UMOSFET、Si/SiC异质结LDMOS三种结构。论文主要的创新工作如下:提出了新型Si/SiC异质结VDMOS结构并进行了性能仿真,并首次提出了击穿点转移技术。和Si VDMOS相比,Si/SiC异质结VDMOS可承担更高的耐压,且具有更好的散热性能。当漂移区长度为15μm时,优化的新结构击穿电压为578V,Si VDMOS的耐压为226V,击穿电压提高了155.7%。器件正向导通时,新结构的比导通电阻为17.4mΩ·cm~2,Si VDMOS的比导通电阻为41.01mΩ·cm~2,比导通电阻降低了57.5%。新结构击穿电压和比导通电阻的关系突破了硅极限关系。提出了新型Si/SiC异质结UMOSFET结构并进行了性能仿真。结果表明:当漂移区长度为5μm时,优化的新结构击穿电压为358V,Si UMOSFET耐压107V,击穿电压提高了235%。器件正向导通时,优化的新结构具有超低比导通电阻0.51mΩ·cm~2,Si UMOSFET的比导通电阻为1.12mΩ·cm~2。和Si UMOSFET相比,新结构比导通电阻降低了54.4%。新结构由于利用了SiC材料的优势,器件性能突破了硅极限和超结极限关系。提出了新型Si/SiC异质结LDMOS结构并进行了性能仿真。结果表明:当漂移区长度为30μm时,优化的新结构击穿电压为448V,Si LDMOS耐压261V,击穿电压提高了71.6%。结合正向导通态可得,优化的Si/SiC异质结LDMOS结构优值为2.35MW/cm~2,Si LDMOS结构优值为0.91MW/cm~2,优值提高了158%。