在当前通信业务剧增的背景下，人们对通信系统的有效性和可靠性的要求也进一步提高。而信道编码技术是解决通信系统内信道传输过程中信息损失的重要手段。作为被重新受到关注的LDPC码具有接近香农极限的优良信道编码性能。能广泛的应用在通信系统和数字存储系统中。所以LDPC码的实现研究是研究的热点，同时也具有重大的实际意义。本文基于LDPC码对其构造和编码做了简单介绍，主要对于QC-LDPC码的几种软判决译码算法进行了详细的推导。然后在matlab环境中进行仿真。最后选取修正最小和算法作为本文的译码算法。并对算法中的参数进行了仿真，确定了译码实现中算法的最大迭代次数、偏移因子值以及数据量化位宽。然后基于Xilinx Vertex-II Pro系列FPGA对修正最小和算法进行算法实现。对实现整体架构中的各个功能模块设计进行详细介绍，并基于Modelsim给出了主要功能模块的时序仿真图。最后在ISE10.1环境中进行综合，并根据综合报告分析了算法的性能。基本达到设计要求。最后基于Xilinx EDK嵌入式开发工具搭建了一个针对译码器的SoC测试平台。通过PC产生编码数据，经串口给SoC系统进行译码。然后再由串口将译码后的数据返回PC，进行数据对比分析其误比特率。