随着系统级芯片（System on Chip,So C）的迅速发展,对于芯片各项指标的要求越来越高。在系统级芯片So C的设计过程中,性能、功耗和面积（Performances Power and Area,PPA）是三项非常重要的指标。商用芯片中面积对成本至关重要,而性能和面积往往相互制约。在芯片物理设计中,可能出现局部布局利用率过高而影响芯片的静态时序优化和修复,因此如何均衡性能和面积之间的冲突已经成为IC设计的一大挑战。本文提出了冗余buffer删除的方法,用于解决芯片的局部利用率过高问题。在物理设计进行到时序修复与优化迭代时,由于加入的修复时序的buffer数量过多导致局部布局利用率过高,会限制后续时序的进一步优化。因此,本文在分析了冗余buffer出现的原因之后,分别提出了应用树形动态规划算法、贪婪算法和A*算法进行冗余buffer的删除的方法,以降低局部利用率。其中冗余buffer的定义是删除以后不会导致时序结果变差。在三种算法中,树形动态规划算法删除的buffer最多,贪婪算法的运行速度最快。删除更多buffer有利于进一步降低布局利用率,而运行速度快则有利于加快芯片设计的周期,对于芯片的物理设计两者均至关重要。因此本文提出了应用A*算法删除buffer的方法,以结合树形动态规划算法和贪婪算法的优点。A*算法删除的冗余buffer数量与树形动态规划算法接近,且运行速度更快。本研究在MCU芯片设计中对比验证了上述三种冗余buffer删除方法。以UMC 55nm e Flash LP工艺商用MCU芯片为对象,完成和实现了从布图规划Floorplan到GDSII的所有物理设计。针对该芯片设计过程中局部布局利用率过高的问题,将本文提出的基于树形动态规划算法、贪婪算法和A*算法的删除buffer方法进行了对比验证。这三种算法均能在静态时序分析工具修复的时序基础上进一步找出冗余buffer并删除。芯片经过树形动态规划算法删除buffer以后,用于修复时序的buffer中有17.3%被判定为冗余buffer后删除,与优化前相比,局部布局利用率降低了9.1%。实验结果证明算法有利于降低局部的布局利用率并优化局部的布线拥塞,为建立时间和转换时间等其他时序违例修复留出了空间,也有利于芯片的功耗优化。最终芯片在UMC55nm e Flash LP工艺上顺利流片。