如今,数字系统已经广泛应用于生活中的各个角落。而对于各种数字系统,集成电路是其中最关键的部分。近几十年来,随着超大规模集成技术的迅猛发展,芯片中晶体管的密度成指数倍增长。集成电路的测试日益成为一个挑战。全扫描设计是最重要的可测性设计方法之一,但是全扫描设计存在测试应用时间过长的缺陷。为了解决这一个问题,国内外学者已经做了很多研究,但是都或多或少存在着某些局限性。本文首先介绍一些与测试相关的基本概念,阐述扫描设计的主要思想和基本原理,总结现有基于扫描设计的各种技术,并指出各自的优缺点和适用性。其次,本文对扩展相容性扫描树结构进行详细介绍和分析。该技术通过添加逻辑非和异或函数扩展了扫描单元的相容性,并对相容的扫描单元扫描移入相同的测试数据,降低了扫描链的长度。与以往的扫描树技术相比,扩展相容性扫描树结构在降低测试应用时间、测试数据量和测试功耗方面具有较大优势。但是该结构的扫描树构造算法使得电路中大部分的扫描单元都集中在几个相容类中,导致扩展相容性扫描树的扫描输出相对较多。针对现有扩展相容性扫描树构造方法所存在的问题,本文首先提出了两条减少扫描输出的规则和一种基于相容类加权的扩展相容性扫描树构造算法。在不降低故障覆盖率的前提下,两条规则有效地减少了扫描树的扫描输出,且不会增加扫描树的层数。通过对扫描单元设置权值,加权算法使得扫描单元较平均地分布在各个相容类中,减少了扫描树的层数和扫描输出。算法计算量相对较小,能较好地满足实际应用的要求。实验数据表明,利用该算法构造的扫描树比原始扩展相容性扫描树的层数平均减少8.5%,扫描输出的个数平均减少30.4%,极大地降低了测试应用时间和硬件开销。然后本文对加权算法做出了进一步的改进,在如何选取扫描单元生成相容类以及如何生成异或类这两个方面对算法进行了补充。实验数据表明,利用改进算法构造的扫描树比改进前层数平均减少8.7%,扫描输出的个数平均减少7.9%。针对扩展相容性扫描树结构,本文加权算法能有效地生成层数较少且扫描输出也较少的扩展相容性扫描树,较好地满足了扫描设计中对于降低测试应用时间和硬件开销的要求。