卷积神经网络是一类包含卷积计算且具有深度结构的前馈神经网络，是深度学习的代表算法之一。目前卷积神经网络实现多为Python、Matlab、C语言等，具有速度慢、实时性差的缺点。现场可编程逻辑门阵列（Field Programmable Gate Array，FPGA）作为一种可编程逻辑器件，具有灵活方便、速度快、体积小的优势，与神经网络并行运算特点相匹配，可以缩短网络训练的时间，实现实时处理，可用于小型嵌入式系统。
　　本课题研究利用FPGA实现卷积神经网络的方法，以Verilog语言实现一个包含五层的卷积神经网络，在保证高识别率的情况下，充分挖掘硬件实现的优点。通过研究网络的工作原理及结构，构造完整电路模型，并给出FPGA的设计方案，通过手写数字识别来验证网络的正确性与完整性。
　　本设计通过反向传播训练MNIST数据库中60000幅手写数字样本图片，提取准确率最高的权重与偏置，再利用网络的前向传播，完成数字识别。设计过程借助Quartus II和ModelSim仿真工具实现。仿真结果表明，全部样本在100MHz时钟下训练耗时50ms，相较软件实现而言，速度明显提高，满足硬件设计的实时性，且准确率较高。该研究为应用于嵌入式设备的图像识别提供了方法和策略，具有实际应用价值。