近年来,片上系统集成、射频及宽带无线通讯技术的应用推动了大规模GHz以上数字与数-模混合电路的发展,使互连寄生效应日益显著,对准确的芯片级三维互连电容提取提出了更高要求。当前,高精度时延分析常需将芯片上导线分割为很多小块后提取其较完整的分布式全耦合电容矩阵。但三维数值方法计算速度较慢,不可能直接用于准确的芯片级电容提取任务。本文基于层次式块边界元方法(Hierarchical Block BEM,HBBEM)实现了芯片级较完整的分布式全耦合电容矩阵提取,主要工作包括:1、基于层次式块边界元方法HBBEM,采用双向区域重叠组合法实现了芯片级三维互连电容提取。它将整个平面芯片从x与y两个方向切分成多个有重叠部分的小区域(窗口),用全局场求解器HBBEM分别计算每个小区域的耦合寄生电容矩阵,再将其合理组合,以得到整个芯片的全耦合电容矩阵。该方法在保证精度的同时大大降低了计算所需内存量和计算时间,使芯片级的准确三维数值计算成为可能。2、分析了重叠区域大小对计算量和精度的影响,并结合实际算例的计算经验给出了确定重叠区域大小及窗口设置的若干原则。3、扩展了HBBEM的复用技术,进一步提高了计算效率。4、实现了上述双向区域重叠组合法的并行芯片级电容提取。本文运用两种任务分配方式,在多处理器工作站和异构机群上实现了重叠组合法的并行计算,达到很高的并行效率。以上工作均已程序实现。数个实际版图结构的数值实验表明本文方法高效、可靠、并行性能好。