论文部分内容阅读
随着消费类电子领域的爆炸式发展，以多层单元NAND Flash为主的固态硬盘(Solid State Disk,SSD)正得到广泛的应用,由于工艺尺寸的持续缩小和多层单元NAND Flash本身的结构特点，误码率持续提升，传统的单比特纠错码已经无法满足需求，这对传统信道纠错码的纠错性能和编解码速度提出了新的要求。 本文首先针对当前一种主流NAND Flash芯片设计了一种BCH(8528,8192,24)纠错码，能够纠正1066字节中的24位错误。为了提升编解码速度，采用8位并行编解码器；更进一步的，对解码电路中的关键方程求解电路进行算法优化，在传统无逆BM算法的基础上，设计了一种能减小关键路径延时以及迭代轮数的关键方程求解方法，针对FPGA应用，利用关键方程求解电路的可折叠特性，设计了一种4通道并行BCH编解码器，采用流水线作业实现解码器系统架构，可以在传统BCH解码器的基础上进一步提升速度。 在此基础上，针对传统SATA接口速度不够快的缺点，基于目前广泛应用的PCI Express高速串行总线，设计了一种BCH编解码器控制系统，该系统利用PCI Express总线的高速特性以及Bus Master DMA能力，主动向系统内存发起读写请求，可以极大提升读写速度。 针对本文的设计，对其进行了功能仿真和读写速度仿真，在Linux操作系统下，设计了一种PCI Express设备驱动，采用Xilinx公司Kintex-7系列FPGA以及Freescale公司P1022 QorIP处理器，对BCH编解码器控制系统进行了测评，结果显示，与传统系统架构相比，该系统编码速度最大可提升47.4％，解码速度最大可提升140％，满足高速特性。