半个多世纪以来集成电路行业发展迅速,遵循着摩尔定律(Moore’s Law),晶圆上晶体管的集成密度每18个月提高一倍,相应的器件特征尺寸同步缩小为原来的0.7倍,先进的技术节点已达到65nm、45nm,甚至32nm、23nm。然而,随着集成电路特征尺寸的不断缩小,生产工艺中影响芯片性能和生产良率的因素越来越多,特别是进入65nm、45nm及以后的工艺节点,各种缺陷对成品率的影响程度愈显突出。理想的晶圆表面是光刻顺利进行的前提,化学机械抛光(CMP)技术是用于平坦化晶圆表面的有效工艺手段。然而,不断降低的工艺尺寸使CMP面临着巨大的挑战。在Cu互连的达玛森(dual damascene)工艺中,由于晶圆表面金属密度分布不均,而金属Cu、扩散阻挡层和电介质的硬度不同,造成CMP后的晶圆表面会出现金属蝶形缺陷(Dishing)和电介质侵蚀(Erosion)缺陷。这不仅会对光刻引来焦深(DOF)问题,同时也严重影响了导线的RC参数,最终损害到芯片的工作新能和生产良率。可制造性设计技术(DFM)是芯片设计和工艺生产之间沟通的桥梁,它试图通过对后端设计中版图的优化来避免工艺中的缺陷,进而提高芯片的成品率、确保芯片工作性能。针对CMP带来的蝶形缺陷和电介质侵蚀缺陷,业界提出了虚拟金属填充的DFM解决方案。目前的金属填充方法很多,虽然基于模型的金属填充方法是一种趋势,但该方法消耗时间太长,对资源占用量大,所以我们对传统的基于规则的填充方法做了改进,提出了基于改进规则的金属填充方案并进行了实验验证。实验中对布线后版图分别做了基于改进规则和基于模型的虚拟金属填充处理,通过对仿真数据的对比分析我们得出：基于改进规则的填充方法在纳米工艺节点下对晶圆的平坦效果毫不逊色于基于模型的填充方法,仍然具有很高实用价值。