随着集成电路产业工艺水平的持续进步,,集成电路中芯片的性能和集成度依据摩尔定律不断提升。与此同时摩尔定律逐渐走向终结,此时借助垂直方向进行芯片堆叠的技术应运而生。3D芯片在垂直方向上使用硅通孔技术(Through Silicon Via,TSV)对多个同构或者异构的芯片进行堆叠,延续了摩尔定律。在摩尔定律即将失效的时期,三维集成电路技术芯片面积减小,互连线长度减短,带宽高,被认为是超越摩尔定律(Beyond Moore)的一个重要研究方向。然而,TSV由于在垂直方向上对芯片进行连接绑定,所以在穿孔,绑定过程中很容易引入空洞,穿孔,短路等各种缺陷问题,且TSV在良率测试中多显现出聚簇故障的特征,以上因素导致3D芯片良率受TSV良率影响较大。一般情况下通过添加冗余TSV的方法,直接弃用故障TSV,使用冗余TSV通过配置内建自修复电路(Bulid In Self Repair,BISR)对出现故障的TSV进行替换,以此提高3D芯片的良率,但这类方法存在冗余TSV占用大量面积开销,制造成本高,冗余TSV利用率不足以及冗余TSV延时过高等问题。本文针对于以上问题,从TSV容错方面考虑提升芯片良率。在绑定完成,测试完成后的容错阶段使用新型的容错结构和方法,使用功能TSV和信号TSV复用的方式进行容错以减少面积和硬件开销。本文提出主要研究工作有以下三点:(1)首先介绍了三维集成电路的研究背景和研究现状,阐述了在垂直层面上基于TSV的三维集成电路的优势与研究意义,并一并指出TSV在矩阵网格中和蜂窝网格中的冗余策略,以及时分复用维度的冗余策略。并指出了上述问题在研究中所面临的主要问题和挑战。(2)提出了一种基于时分复用(Time Division Multiple Access,TDMA)的三维集成电路TSV蜂窝容错结构。TSV往往使用矩阵排列方式,蜂窝排列方式可以使TSV排布的更加紧致并且不影响TSV相互之间的噪声等通信干扰。并且使用时分复用的方式弃用冗余TSV,通过在时间维度上切割时隙(Time Slice)的方式,使用信号TSV复用为冗余TSV的方式进行容错设计。通过实验模拟表明该方案的故障覆盖率相较于一维链式时分复用方案提高了30%,面积开销降低了10.4%。(3)提出了一种基于TDMA的信号比N:1单通道TSV容错结构。将上文方法中单组阵列内的TSV从多跟TSV串行链接设计成单TSV复用的结构,在单组中仅使用一根信号TSV,并且配备一根冗余TSV进行容错,该方法进一步提高故障覆盖率至100%,并在此基础上继续降低整个系统71.4%的面积开销。