传统冯诺依曼架构中处理器与存储单元之间的数据通信开销会导致性能下降和能耗增加,这被称为内存墙。为了克服该瓶颈,可以将计算处理能力集成到内存中,称为存内计算（Computing In Memory,CIM）。基于磁随机存储器（Magnetic Random Access Memory,MRAM）的CIM在访存速度和电源效率方面展现出极高的优势,是人工智能边缘设备中高能效计算操作的有效实现方法。当前基于MRAM的CIM主要依托于对读写电路的重新配置。但是,这种设计面临器件工艺参数波动、较小的读取裕度以及执行多比特操作时的面积-延迟-能耗折衷等诸多挑战。为了进一步研究基于MRAM的CIM电路在设计上的可行性,本文分别对读出范式和写入范式的CIM进行了探索。基于自旋转移力矩（Spin-Transfer Torque,STT）MRAM,本文首先提出了一种周期性裕度增强（Cycle-Sensing Margin Enhancement,CSME）方案,通过周期性的充放电来提高采样电路的输入电压差并扩展采样窗口,进而提升基于读出范式的CIM的可靠性。其次,设计了一种自写中断电路以避免冗余写入造成的能量消耗,并通过增加控制电路用相同的设计结构实现了五种典型的逻辑计算（取反、与、或、异或、全加）。针对磁电随机存储器设计了一种采用反向偏压的读取验证写入电路以提高写入过程的磁向稳定性,并应用于压控写入的存内异或操作。而后实现了两种卷积计算电路,包括二值三权重（Binary-Input Ternary-Weighted,BITW）卷积计算网络和二值化神经网络（Binary Neural Network,BNN）。其中BITW网络采用读写操作结合的方式来实现,BNN采用开多行进行读取的方式来实现。仿真结果显示:TSMC 28nm工艺下,当磁阻率（Tunnel Magneto-Resistance,TMR）降低至70%,读电压降低至0.6V时,CSME方案的输入电压差比传统电压型灵敏放大器（Voltage Sense Amplifier,VSA）采样方案高出2.4倍,读良率提高14.1%以上。自写中断方案在20ns的写操作持续时间内实现了84.7%的能耗降低。将基于自写中断电路的逻辑计算应用于28×28像素的图像相似性分析,与传统的方法相比,实现了24%的动态能耗降低。读取验证写入电路与传统设计相比降低了52%-68.7%的写入错误率,而且压控写入CIM可获得接近读出范式下的CIM速度（3ns以内）。最后在TSMC 28nm工艺下利用BITW网络实现了图像边缘处理的Roberts算子。HK 28nm工艺下,BNN实现电路可获得20ns的计算速度,功耗小于2.74p J。由仿真结果可以得出,基于读出范式的CIM可以获得较快的速度和较低的功耗,但是由于TMR限制,这种计算的操作数有限,写入范式的CIM更适用于对精度和面积要求比较高的场合。