集成电路制造技术一直沿着摩尔定律向前进步,目前最先进的设计版图的关键尺寸(Critical Dimension,CD)已经达到了32nm。但是伴随着先进制造的系统性偏差也越来越显著,由于系统性偏差的效应可以用模型来模拟的,所以有必要研究一些关键的制造过程,通过模型预测来修正或者补偿由于系统偏差带来的影响。另外对于一些复杂的SoC设计而言,在物理设计签收之后,仅仅依靠制造一方通过修改版图设计(统称为光学邻近校正)而提高成品率的方法,已经是越来越困难。事实上,已经迫切需要在设计的阶段就考虑制造的影响,这就是纳米级电路的可制造性设计概念。可制造性设计技术是连接设计和制造的桥梁,通过这个接口,原本棘手的影响成品率的问题正在被一一解决。本论文就是在这样的背景之下,探索如何获得更为精确的现象经验型模型及解决版图可制造性这两大问题。下面概括本论文的主要研究内容和创新点:基于类贝塞尔采样函数的现象模型校准系统。一个面向超深亚微米光刻的模型必须要能够将次级畸变因素考虑进去,或者提供反映这些因素影响的参数。但是如果研究按照物理第一原理的方法来模拟这些畸变,会导致模拟时间过长,不适用于全芯片版图的仿真要求。所以需要用经验的或者黑盒子模型来表征这些影响。前人的研究发现,这些影响因素依然是可以用一个TCC矩阵来表现的,但是TCC矩阵一般是比较大的,难以直接修改其参数来优化。所以本文提出了一个新的流程。即先用一系列的类贝塞尔函数对TCC矩阵进行采样,重新得到的矩阵,定义为BTCC,在尺寸上已经是比较小。然后选择对角元素通过遗传的进化算法,来寻找全局最优解。实验结果表明,利用这种方法做的模型校准可以比较快速而准确地模拟设定的畸变影响。插入初始SRAF的逆向掩模综合。传统的光学邻近校正技术是基于启发式的迭代算法,将经过切割后的线段在EPE(Edge Placement Error)的目标函数下迭代直到收敛。但是在工艺技术达到32nm及以下时,这种依赖线段进行迭代的方法已经过于复杂,并且在校正精度上达不到预期的要求。因此需要重新回归到基于像素点直接数学求逆的掩模综合技术。本文提出基于二维离散余弦变换的像素映射方式,在计算流程上先在掩模的主图形附近插入初始的次分辨率辅助图形(SRAF),将这样的版图送入逆向综合引擎,从而得出新的版图。在插入SRAF的位置选取上研究了单个kernel的插入方式。实验发现,插入初始SRAF的逆向掩模综合技术可以比较好得优化版图,降低掩模的复杂度。基于自治OPC的可制造性设计。现有的光学邻近校正引擎只能对图形进行一般的校正,不能在必要的地方对图形做修改或者移动。本文创新性地提出了自治OPC(Autonomous OPC)的概念。OPC引擎可以结合新的数据表示方式对一些本来需要在布线阶段或者布线后修补的地方进行自治校正。这即区别于传统的在设计阶段进行早期通过预测的方式避免热点(HotSpots),又有别于现有OPC软件只有一定校正能力的事实。初期的实验证实,这样的全新的自治OPC的范例,可以在精确模型仿真的基础上,通过局部的修改,达到使原本容易出现问题的地方,或者本来工艺窗口不足够的地方,达到制造的要求,提高了工艺窗口,从而使得和版图相关的制造性问题得以解决。