功率MOS场效应晶体管是近年来功率器件领域发展速度相当快的一种新型器件。垂直双扩散MOS管(VDMOS)作为功率MOS的重要一员,由于其输入阻抗高、开关速度快、工作频率高、驱动功率低、频率特性好、热稳定性好等特点,为电力电子领域不断高速发展提供强大支撑力量,大量应用于开关电源、车用电子、光伏照明等市场。随着VDMOS应用领域的不断扩展,VDMOS的低压与中高压产品也越来越多。对于低压领域的VDMOS,导通电阻越低,功耗越小,市场竞争力越强；而对于中高压VDMOS而言,器件耐压越高,对产品设计的要求就越高,投入的成本也会相应增大,想要得到更强的市场竞争力就越难。本文首先介绍功率半导体器件的发展历程与应用频率和电压范围,并对功率VDMOS的发展与现状作了详细介绍。紧接着介绍了700V功率VDMOS的设计过程。基于Sentaurus TCAD仿真平台,本文设计击穿电压700V,导通电阻2.4Ω、3.0Ω2、3.3Ω2,阈值电压2～4V的功率VDMOS.在生产工艺有一定限制的情况下,通过仿真优化元胞结构,减小导通电阻。本文的终端结构是在一款失效终端基础上改进并重新优化设计的。首先,通过电测、微光显微镜(EMMI)漏电流定位和扫描电子显微镜(SEM)形貌分析等手段,对一款700V场限环终端结构进行失效分析。通过大量仿真验证,研究其电流密度、电场、静电势和空间电荷等仿真模型,进一步发现造成耐压不足的场板(FP)结构问题,并研究确定了有效的改进办法。最终,经过优化得到一款耐压770V、硅表面电场2.0E5V · cm-1左右、分布非常均匀可靠的终端结构。最后,本文对700V功率VDMOS进行版图设计。在版图设计前,对芯片元胞面积进行估算；在版图完成后,又对这三颗导通电阻不同芯片的元胞面积进行准确计算。通过对流片结果导通电阻的分析,发现其平均值与版图计算值吻合度均超过96%,表明了本文导通电阻设计方法、仿真参数的可靠性以及版图完成后对导通电阻计算的准确性。