本文主要阐述了面向SOC以太网MAC(介质访问控制)层IP软核研究与设计，该IP软核是为了兼容SOC系统中的片内总线，采用了一种开放性的Wishbone总线作为主机访问接口。本文的设计其实就是为SOC主机的上层网络协议和外部的以太网PHY(物理)层之间搭建一个通信的桥梁。 首先，本文介绍了IEEE 802.3以太网MAC协议，分析了当前SOC技术所面临的问题，再对传统的IP核设计方法作了相应的改进，得出一种U型IP核设计方法。同时也介绍了Verilog HDL(硬件描述语言)及IP核开发工具：Quartus Ⅱ 6.0集成开发环境和ModelSim SE 6.1仿真测试软件。 其次，采用U型IP核设计方法对以太网MAC层IP软核先进行Top-Down自顶而下的设计，根据以太网通信功能设计出整体IP软核的内部功能模块结构，划分好各模块间的连接关系之后，继续将各模块进行下一层的划分，直到最小模块为止。再运用Verilog HDL语言及IP核开发工具对划分好了的最小子模块进行Bottom-Up自底而上的描述、编译、测试、验证得到所有最小子模块，经过例化、连接、描述后得上一层子模块，直到得到整体IP软核为止。 最后，设计出整体IP软核的测试方案，用’Verilog HDL语言编写相应的测试平台Testbench。再用ModelSim SE 6.1仿真软件对整体以太网MAC层IP软核进行模拟功能仿真测试。从仿真测试结果分析得出：设计完全符合要求，达到了预期的设计目标。