该文在对当前FPGA研究领域的最新问题和成果进行深入研究和探讨的同时,在组迁移 算法的基础上开展了FPGA划分算法的研究.首先,提出了一个考虑单元潜在增益的改进的FM模型,并在此模型的基础上,实现了一个以最小割线跨度和为目标函数的FM二块划分算法,由于该算法在二块优化的过程中考虑了其它划分块的影响,因此特别适合于FPGA的划分.测试结果表明,该算法和FM算法相比,割线网数目平均下降了将近30％,对于大电路甚至超过60％.其次,在上述算法的基础上,提出了一个适用于FPGA的、以最小划分块数为优化目标的多块划分算法.该算法由初始划分、优化和合并三个阶段组成,通过降低割线网的跨度来提高电路单元利用率,从而达到减少划分块数的目的.基于MCNC93 Benchmark的测试结果 表明,该算法对FPGA多块划分的处理效果已经达到国际先进水平.最后,研究和探讨了时延驱动的FPGA划分问题,提出了一个适用于FPGA电路的关键路径算法,并对时延优化和时延费用函数的应用进行了有益的尝试.