随着数字全球化蓬勃发展，数字信号处理技术在宽带通信、计算机、数字雷达、测量仪器等领域得到广泛应用。模拟数字转换器作为数字信号处理重要接口，其向着高速度、高精度、超宽带发展。由于每种工艺的带宽的限制，单片单工艺的模数转换器转换速率几乎已经达到极限。多通道时间交织ADC结构成为突破速度瓶颈的一种重要途径，其以较低速子ADC并行工作实现更高的采样率。然而，通道间存在的失调失配、增益失配、采样时刻偏差等限制了多通道时间交织ADC的性能，需要对这些失配进行校准。本文具体内容如下：1、建立了包含失调失配、增益失配、时钟失配的多通道时间交织ADC失配模型，从理论上分析了失配对ADC性能的影响；2、在现有研究的基础上，完成了三种类型的失配误差估算算法及仿真验证，并提出了基于FPGA的数字模拟混合校正方案；3、鉴于FPGA可编程灵活的特点，基于FPGA设计了3Gsps8bit双通道时间交织ADC系统，由FPGA实现了三种类型失配的实时处理。文中也对其他关键电路进行了研究，如时钟分配电路、高速接口、高速数据采集、信号完整性等；4、经过测试，相对于校正前，系统的无杂散动态范围(SFDR)提升了约20dBc，信噪比（SNR）提升了约10dBc，有效位数（ENOB）提升了约1bit。