作为面向IP和无线环境的视频编码标准，H.264凭借更高的压缩比和更好的图像质量被广泛接受。H.264标准中采用了帧内预测、4×4整数变换、多参考帧运动估计、基于上下文的自适应二进制算术编码等一系列先进的编解码技术，以保证其对图像拥有较其它现有标准更高的压缩效率。然而这些技术的引入也容易导致解码图像块效应的产生。因此，在H.264标准在其编码环路中加入了去块效应滤波器来去除方块效应在解码图像上的影响。　　 本文针对H.264视频编解码标准中提到的去块效应滤波算法，设计了一种基于FPGA的去块效应滤波器硬件结构。为了达到高速滤波的目的，对滤波器的实现结构进行了多方面的改进，包括对边界滤波顺序的调整和对滤波过程的拆分等，其中对边界滤波顺序的调整有效提高了滤波过程中数据的复用度，减少了存储器读写时序，而对滤波过程的拆分更利于流水滤波的进行，从而较大的提升了滤波速度。最后利用EDA工具，完成了对滤波器的功能验证和仿真测试。