为解决射频功率放大器线性与效率的矛盾，线性化技术得到了很好的发展。数字预失真由于成本低、效果好、结构灵活等优势，成为目前线性化技术的主流。本文对数字预失真技术进行了研究，并在FPGA内硬件实现了数字预失真系统。首先，在对功放特性与数字预失真原理进行深入理解的基础上，将数字预失真研究的主体归结为学习结构、预失真器模型、自适应算法三个部分。间接学习结构由于不用求功放的模型就能设计出预失真器，而得到了广泛的应用。基于间接学习结构，本文对两种数字预失真方案进行了设计、仿真与验证。一种方案为查找表预失真器，使用LMS（最小均方误差）算法；另一种方案为记忆多项式预失真器，使用RLS（递归最小二乘）算法。本文根据两种方案的MATLAB仿真结果，比较了两种方案的优缺点。本文还搭建了VSG-FSA（矢量信号发生器-频谱分析仪）平台，通过离线训练方式，验证了两者的预失真效果。最后，本文在单片FPGA中，用纯逻辑实现了基于查找表的数字预失真系统。本文介绍了数字预失真系统的硬件平台与软件平台，并详细描述了数字预失真关键模块的设计，包括查找表、LMS算法、数据拷贝、时延估计、相位估计、1/G（理想增益）估计等。此外，还介绍了数字预失真的调试过程，在调试成功的基础上，分别用小信号放大器、大功率放大器与中功率放大器测试了数字预失真的效果，并对测试结果进行了分析，提出了改进意见。双音测试，IM3（三阶互调）可改善25-30dB；WCDMA测试，ACPR（邻信道功率比）最好可改善17-18dB。