随着时代的发展及人类对自然界更深入的认识,越来越多的模拟量需要被具体化的认知。模拟到数字转换器(Analog-To-Digital Converter,ADC)将被应用在生活的方方面面。如今移动通信技术已经到来了高速时代。这既包括精度高功耗低的医疗穿戴设备,也包括高速高精度的数据传输设备。所以研究高速高精度低功耗的ADC是非常有意义和价值的。很多时候单一结构的ADC不能满足需求,流水线逐次逼近型模数转换器(Pipelined-SAR ADC)成为当今研究的热点。它即具备流水线型ADC精度高、速度快的特点也具备逐次逼近型ADC功耗低,面积小,高数字化的优势。其中的动态放大器响应速度快,功耗低,可以进一步提高其能效。本文分析研究Pipelined-SAR ADC理论、系统架构和关键技术,设计了一款12位625MS/s Pipelined-SAR ADC。主要研究其设计难点残差放大器的设计,采用了一款新型的latch型动态放大器,并基于其特点提出了一种增益校准技术。在保证速度和功耗的前提下提高了动态放大器的线性度,提升了ADC的精度和动态性能。本设计采用28nm CMOS工艺,电源电压为0.9V,输入信号频率为300MS/s,仿真性能如下ENOB为10.65bit,SFDR、SNDR为76.512dB和65.92dB。由于校正算法的优势,功耗仅为10.17mW。