磁条卡是一种卡片状的磁性记录介质，是我们日常生活中非常常见的一种携带且储存信息的媒介。它可以通过磁性载体记录信息，并且通过刷卡动作，将卡片中的信息与微处理器相连实现数据的交换及更新，所以应用非常广泛，尤其是在银行金融系统中使用更是频繁。所以我们设计了一款TSMC0.35um工艺下，高性能、低功耗的三磁轨磁卡译码传感芯片，可以实现磁卡信息的读出。芯片先对输入信号进行放大，再用数据编码方式，将输入的连续电压信号转化为二进制信号，再与终端进行数据交换。　　 本文基于对于解码芯片的特点与应用，研究了该芯片的总体架构和系统结构，并且分析了该芯片模拟电路中的关键的电路模块，包括振荡电路模块、基准电压电流模块、滤波电路模块、上电复位电路模块以及预译码电路中的核心的自动控制增益电路(AGC)模块。这些模块都是刷卡芯片中必不可少的重要电路模块。这些电路的正常工作才能保证整个芯片的性能。　　 本文首先整体介绍了刷卡芯片的工作原理，再结合电路构成的基础电路模块，建起了总体构架。在对于芯片的技术指标的实现中，以提高磁条卡解码精度及扩大信号传感范围为原则，提出了两种新颖的电路结构。分别是调节修正电路和追踪波峰波谷电路。　　 在信号进行放大的过程中，可能会产生offset，导致结果比所需要的Vsta偏大，这时就需要通过调节offset，让信号经过放大后能够得到我们所需要的Vsta。我们设计的调解修正电路可以对于电路产生的Voff有良好且明显的改善作用，使得电路功能更加精确。　　 追踪波峰波谷电路则可以发现电路中信号斜率的变化，并且找出波峰与波谷。并且设定当输入信号为Vsta±100mv时，才会有变化，这样做可以减少那些毛刺信号带来的错误影响，可以提高抗噪性能。　　 这两种电路的加入，可以更高效更准确地实现磁卡信息的感知功能，使感知能力更加准确并且提高了芯片的抗噪声能力。　　 除了这些电路功能的改进，在对电路进行版图设计的时候，注意了布局布线的技巧性，关注了晶体管、连线及走线的对称性，防止出现较大的失调电压，并且一定程度上的缩小了芯片的面积，减少了制作芯片的成本。　　 本芯片基于TSMC0.35umCMOS工艺库，用Cadekce软件画出电路的schematic图，并对其功能特性进行了仿真，仿真结果说明该芯片的设计已经完成了设计要求。接着，基于TSMC0.35um的工艺库进行了版图设计。在版图设计的过程中，对重要的模拟电路中晶体管、连线及走线的对称性有着重研究，并且由于电路衬底产生噪声可能会对电路产生影响，所以在设计中使用了“保护环”将其互相隔开，同时也把数字地线和模拟地线分开，避免了数字模块可能产生的较大的瞬时噪声会干扰模拟模块的正常工作，同时也采用了屏蔽的方式，处理了一些敏感信号线。　　 在版图的绘制完成之后，通过DRC和LVS检查，提取了寄生参数，进行后仿真，结果仍然符合设计要求，这就实现了IC设计从前端到后端的设计。最后，进行了流片验证，且对芯片进行了实测，经测试表明，在刷卡速度在10-200cm/s之内，芯片的技术指标能够合格，达到了预定的设计指标。　　 将该芯片运用在刷卡机上，生产了线控型刷卡机和USB接口刷卡机。这两种刷卡机的主要技术指标也都能达到目标水准。