频率合成器是现代电子系统的重要组成部分,其性能好坏直接决定了整个系统的性能,被誉为众多电子系统的“心脏”。随着现代军事、国防以及无线通信行业的发展,在雷达、制导武器、电子测量仪器和移动通信等电子系统中对频率合成器的性能指标要求越来越高,即要求低相位噪声、低杂散、超宽带、捷变频、高分辨率、高频率稳定度等。本文设计的频率源输出频率范围为1.7 GHz～3.4 GHz,实现了单点频率锁定的功能以及在整个可输出频率范围内实现扫频的功能。频率源的设计基于可编程PLL,通过STM32低频板控制频率源高频板实现。本文主要内容如下:首先本文分析了锁相环的基本组成,介绍了锁相式频率源设计方案,采用从总体到局部再由局部到总体的方式对锁相式频率源设计方案进行阐述,然后介绍了 PLL的相位噪声特性、杂散来源及其抑制方法,接着又介绍了频率源设计分析过程,给出了频率源要达到的各主要性能指标值以及要实现的功能,根据这些性能指标值进行主要芯片选型,利用AD公司提供的锁相环仿真软件对所选芯片进行联合仿真,从理论上验证该方案的可行性。其次介绍了频率源和低频控制板硬件电路的设计,在这里重点介绍了电源模块的设计,环路滤波器的设计,然后根据PLL芯片时序图给出了软件的实现方案。最后,通过对频率源的测试,得出测试数据,结合理论分析测试结果,对未达到指标要求的进行软件与硬件调整,从而使频率源在输出频率范围、频率步进、相位噪声、杂散抑制等性能指标方面符合项目的要求。