在数字电视传输系统中，由于受到信道噪声的干扰，信号在传输时会产生误码和失真，为了保证通信的质量，数字电视系统普遍采用FEC技术。RS(Reed-Solomon)码是一类具有较强纠错能力的线性分组码，它能纠正突发性错误和随机性错误，特别是对抗突发性错误。由于RS码优良的纠错性能，它已经在诸多领域中得到了应用。在DVB系统中，无论是有线信道(DVB-C)、卫星信道(DVB-S)还是地面无线信道(DVB-T)，都无一例外地采用了RS码。DVB-C系统采用了RS(255，239)的缩短码RS(204，188)，而DSS卫星系统采用缩短码RS(146，130)。随着可编程逻辑器件技术的发展，利用FPGA设计RS译码器已经成为一种重要的方法。与传统的设计方法相比，FPGA有可重复编程、硬件资源丰富等优点，因此，研究基于FPGA的RS编译码器有很重要的意义。本文的主要目的是采用FPGA实现满足DVB-C系统的RS编译码器，此外，本文的设计也支持DSS卫星系统。　　 本文的主要工作有如下几项：⑴介绍了DVB-C系统的结构、RS编译码的理论基础知识，并介绍了RS编译码的工作原理和算法流程，详细介绍了RS译码中计算伴随式、求解关键方程、钱搜索以及Forney等算法。⑵在充分理解编译码算法的基础上，本文对伴随式计算、关键方程的求解、钱搜索和Forney电路的结构进行了分析和设计，重点设计了基于RiBM算法的控制电路和PE单元的电路结构。⑶先用MATLAB搭建仿真平台验证编译码算法并产生测试数据；接着在ModelSim中完成编译码器的RTL代码设计；然后编写测试文件(testbench)对编译码器进行逻辑功能验证；最后分析了DVB和DSS系统下RS译码器的纠错性能。⑷利用QuartusⅡ软件对RS编译码器进行编译，根据编译报告分析硬件资源消耗情况。并将本设计与Arkon公司的IP核进行比较，结果表明本设计在硬件实现上具有一定优势。最后，搭建FPGA测试平台，对设计的RS编译码器进行硬件测试。