高精准度时间分辨率是正电子断层扫描仪（Positron Emission Tomography,PET）的重要指标之一。本论文研究基于目前快速发展的数字化技术，对现有PET符合系统中负责时间信息提取部分的恒比定时电子线路进行设计改进，以解决符合系统中时间分辨精度低的问题，具有重要的工程应用价值。论文分析了PET系统中符合分辨的发展现状，以及制约其发展的关键因素，提出了基于FPGA和高速ADC的高精度时间测量方案，以带有MAC硬核的高性能FPGA为控制核心，千兆网与CPCI总线为传输媒介，完成了高速信号采样、精确数字化定时与数据的稳定传输功能。在系统实现过程中，设计了包括模拟信号处理、时钟处理、FPGA外围电路、网络传输和CPCI接口等在内的硬件电路，完成了PCB版图的布局布线设计，并开发了系统FPGA逻辑，实现了信号的高速采集、高精度时间信息获取及数据传输等功能。通过测试和实践验证，时间测量逻辑的时间分辨达到720ps。实验结果表明，该时间测量方案可以满足PET系统对时间测量的要求，达到了预期设计目标。