锁相环（Phase-locked loop,PLL）广泛应用于频率综合器、时钟恢复电路等集成电路中。单粒子瞬变（SET）作用于PLL会造成相位和频率偏移,导致PLL失锁,可能给系统带来灾难性的后果,所以PLL中的SET越来越受到研究人员的关注。近年来的研究工作采用了实验测试与计算机模拟相结合的方式,使我们理解PLL中SET的影响成为可能。本文详细分析了PLL中各部件的SET敏感性。在确定了CP为整个PLL中最敏感部件的基础上,采用冲激信号和脉冲信号代替单粒子撞击CP,对SET进行了建模,揭示了SET的产生与传播特性。通过对SET的分析,明确了压控振荡器（Voltage-controlled Oscillator,VCO）控制电压的收敛时间与控制电压的峰值、SET的脉冲宽度以及衰减常数ζ_ωn之间的关系,控制电压的峰值随着滤波器中的电阻RP减小而减小。最后采用了Matlab与Hspice验证了分析结果。在对电荷泵中SET响应详细分析的基础上,提出了一种新颖的低通滤波器（LPF）来降低电荷泵的SET敏感性,从而改善整个锁相环的抗SET性能。该加固方法采用了动态补偿电路来对PLL进行SET加固,并在180nm COMS工艺下设计和生产了电荷泵加固的PLL。通过对PLL进行充分的Spice模拟证明了:当单粒子撞击电荷泵后,控制电压VC的偏差和输出的最大相位差比加固前PLL减小了75%,收敛时间减少了60%。使电荷泵不再是PLL中对SET最敏感的部件。而且输出时钟的抖动比加固前的PLL降低了50%。本加固方法同样适用于任何电荷泵型锁相环结构。