论文部分内容阅读
在SoC时代,将ADC、DAC集成到深亚微米、纳米CMOS工艺制造的系统芯片中去的强烈需求给ADC的设计带来了空前挑战:电源电压的降低将导致信号摆幅和信噪比性能降低,工艺特征尺寸的缩小使得晶体管本征增益减小,电容的匹配性变差。要达到更高精度(如14位以上)同时满足高速要求,就需要借助各种辅助的校准技术。本文针对一种14位流水线ADC设计了混合式的校准方法。该方法包括了模拟领域的DCS方法以及数字领域的1.5bit/级ADC增益校准方法。文中利用MATLAB平台,对这几种校准方法的效性进行了验证。此外,还对其中的DCS方法进行了电路实现和版图设计。文中首先从目标ADC的结构特点出发,分析了其主要误差及误差的特征,包括与子ADC中的比较器、MDAC、开关电容等结构中的误差,并对噪声、时钟抖动等非理想因素进行了讨论。然后,有针对性的讨论了模拟校准与数字校准技术中有关方法和算法的原理。最后,为目标ADC选择并设计了混合式的校准方法。其中,所设计的DCS电路利用稳定时钟占空比的方式,达到了到稳定时钟相位,减少时钟抖动的目的;数字校准部分首先对1bit级、1.5bit级两种流水线ADC结构进行了MATLAB建模,利用1.5bit流水线ADC校准算法,降低由失配误差带来的影响,同时选择MDAC增益扩大方法作为1.5bit级子ADC的增益误差校准算法,降低由MDAC增益误差带来的影响。上述数字误差校准方法都在MATLAB中进行了实现。DCS电路设计基于Chartered 0.18μm工艺进行,利用该工艺完成了部分电路设计和版图设计,并利用Cadence AE Spectre完成仿真验证,利用Chartered 0.18μm 1P5M工艺进行了版图设计,同时还在MATLAB环境下仿真验证了DCS时钟校准效果。对1.5bit级ADC的增益误差校准算法的MATLAB验证证明了所采用的算法能够有效校准失配误差,提高流水线A/D转换器的精度。