随着IC技术的的发展,CMOS特征尺寸不断地缩小到深亚微米,与此同时,功率密度也在不断增大,降低电源电压对于降低功耗是一个行之有效的方法。然而,热噪声、电路缺陷以及较低的工作电压使得电路的可靠性受到影响,软错误产生的几率也越来越大,从而使电路表现出概率特性,而非确定特性。因此,概率CMOS电路的可靠性评估成为了该领域至关重要的部分,但是传统方法耗时的特性严重限制了概率CMOS在其他方面的研究。幸运的是,一些IC应用可以容忍一定的小错误概率,也就是说,每个门错误概率可以设置一个很小的值,由于随着逻辑门错误概率的线性增加,功耗会呈指数下降,因此在小概率的情况下,电路也可以节省30%~60%的功耗。因此,在逻辑门小错误概率的情况下,本文提出利用渐近线性分析的方式来评估电路的可靠度,克服了传统方法耗时的特性,实验结果表明其运行时间比具有线性时间复杂度的布尔差分计算方法低3到4个数量级,且两者的相对误差可控制在5%以下。在本文中,另一个关键的挑战是在电路存在软错误的情况下对逻辑门进行概率分配,同时保证其输出错误概率在给定范围之内。因此,在VLSI电路设计阶段,我们提供了三种逻辑门错误概率分配方案:a)部分随机的分配、b)基于功率优化的分配、c)逻辑门分簇的分配。在功率优化过程中,在渐近线性区域内,其近似不变的转换因子使得功率优化模型是凸的,其优化过程可以在较短的时间内收敛并且获得一个可观的结果。本文通过对ISCAS’85基准电路进行实验,其仿真结果验证了渐近线性分析的可行性和比较了几种分配策略的性能。