三角函数在研究三角形、建模周期现象和许多其他应用中是很重要的,随着超大规模集成电路(Very Large Scale Integrated circuites, VLSI)技术的飞速发展,经常需要用硬件快速和精确地进行三角函数的计算,而坐标旋转算法(Cordinate Rotational Digital Computer, CORDIC)能够将多种难以用硬件电路直接实现的复杂的三角函数运算分解为统一的加减、移位操作,极大地降低了硬件设计的复杂性。传统的CORDIC算法虽能够在硬件上较好的实现三角函数,但是存在范围过窄的限制；目前对正切余切函数的硬件实现方面的研究较少。基于此,本文首先引入扩展CORDIC算法,较为详细地阐述了扩展CORDIC的算法理论。接着在基于扩展的CORDIC算法的理论分析和实验的基础上,提出了一系列的优化措施。理论分析和实验测试表明,优化后的算法在精度保持不变的情况下,可以提高运算速度和降低系统所占用的硬件资源。本文在理论研究的基础上,分析了正切余切函数的算法结构,提出了以现场可编程门阵列(Field Programmable Gate Array, FPGA)为平台的硬件解决方案,详细地论述了系统总体框架及内部模块设计,并采用超高速集成电路硬件描述语言(Verilog HDL)以及M倍降速递归流水线技术完成了整个系统的设计；文末给出了正切余切计算模块的RTL综合电路以及Modelsim仿真波形。从综合信息来看,正切余切计算模块占用的硬件资源较少,且能够达到很高的运行速度。