当今时代,移动通信发展迅速,已经进入到人们生活的各个方面,给人们的工作和生活带来极大的便利。纠错编码技术的应用对移动通信技术的实现起到了关键的作用。LDPC(Low Density Parity Check code)码是纠错编码技术中一种能够逼近香农极限的“好码”。本文基于802.16e协议实现了一个多码长多码率的高速QC-LDPC编码器和译码器。首先,分别通过对编码和译码算法进行了研究。LDPC编码算法主要有高斯消元法、Efficient算法等,本文选择了适合802.16e协议中准双对角线校验矩阵的简化Efficient编码算法。在编码的硬件实现过程中,采用了流水线和部分并行结构,实现了高速编码器。LDPC译码算法主要研究了基于概率测度的BP译码算法、基于LLR的BP译码算法、归一化最小和译码算法等算法。最终的实现选择了适合FPGA硬件实现的归一化最小和译码算法。在实现结构方面,对TPMP和TDMP两种实现结构进行了仿真对比,最终选择了收敛速度快、迭代次数少的TDMP实现结构,即水平分层迭代结构。最终实现的译码器可以信噪比为2.5dB时,BER可以达到10-6。另外,为了实现高速译码器的目标,译码器的实现过程中采用了乒乓操作、流水线结构、四个码字同时译码等结构来提高译码器的吞吐率。本文利用Xilinx公司的XC705开发板实现了多码长多码率的QC-LDPC高速编码器和译码器,码长最大支持2304,码率支持1/2、2/3、3/4和5/6。编码器的时钟频率为250MHz,吞吐率为13.7Gbps。译码器实现了最大时钟频率为250MHz、最大吞吐率为1.65Gbps的高速译码器。