论文部分内容阅读
作为模拟信号与数字信号的接口,模数转换器(Analog-Digital converter,ADC)的应用广泛并且一直保持着高速的发展趋势。其中逐次逼近型(Successive Approximation Register,SAR)ADC由于具有结构简单、功耗低、面积小等优点,成为近年来模数转换器的研究热点。本文介绍了一种8位1GS/s高速逐次逼近型模数转换器。与传统的SAR ADC不同,本文采用了2b/cycle SAR ADC的架构,在每个比较时钟周期可以量化得到两比特数字码。为了实现2b/cycle的量化方式,本文SAR ADC含有两个DAC电容阵列,分别是SIG-DAC和REF-DAC,其中SIG-DAC用于对输入信号进行采样和比较完成之后的残差处理,REF-DAC用于提供比较器额外的参考电压。本文采用上极板采样的方式,与传统下极板采样方式相比总电容减少一半。SIG-DAC电容采用了拆分式电容(Split-Capacity)阵列,保证比较器输入信号的共模电平不变。为了提高工作速度,设计了新型异步SAR逻辑电路,其采用锁存式SAR单元电路,相比于传统的SAR逻辑电路,减少了储存数据所耗时间,从而提高ADC的工作速度。基于40nm CMOS工艺完成了关键电路设计以及整体系统的仿真,结果表明,在1GS/s的采样频率下,输入信号频率为197MHz时,具有7.90bit的有效位数(ENOB),无杂散动态范围(SFDR)为60.8dB,信噪失真比(SNDR)为49.3dB,在1.1V的电源电压下功耗为6.96mW,FoM值为29.2 fF/Conv-step。