论文部分内容阅读
从生产者角度对FPGA测试技术进行深入而全面的研究,是保证制造出高可靠性FPGA芯片的一个重要前提。鉴于此,本文重点讨论了FPGA的测试问题。首先对现有FPGA测试方法进行分析,指出其存在的主要问题:1、基于ATE的测试方法需要昂贵外部辅助测试设备,受芯片封装引脚数量限制;2、基于BIST的分治法编程次数较多,进行完全测试需要测试时间较长。然后提出一种基于BIST的多资源联合测试方法,该方法可以对FPGA芯片中互连资源和可编程逻辑资源同时进行测试。最后验证了其可行性。根据研究的深入和递进关系本文主要包含以下几方面内容:1、针对上述问题,以FPGA内部资源中最小相同单元做为着眼点,采用一种不同于分治法的全新划分方式,构建出一组多资源联合测试的故障模型。利用该组故障模型可以对FPGA的可编程逻辑资源和互连资源同时进行测试。2、提出一种可控的遍历型测试向量设计方法。它可以在控制码的控制下跳过对被测电路没有贡献的测试向量,仅产生能够检测被测电路故障的测试向量序列,进而达到减少测试时间、降低测试功耗的目的。3、设计和实现了一种与BIST控制器紧密结合的输出响应分析器。它完全不同于传统的基于线性反馈移位寄存器的输出响应分析设计方法,所需硬件开销和传统方法一样非常少,但传统输出响应分析器设计方法仅能对故障进行检测,不能诊断其具体位置和类型。文中的输出响应分析器不但能检测出故障,还能对故障进行诊断。4、以第1点中的故障模型为出发点,以第2、3点中的设计结果做为关键的组成部分构建出一种基于BIST的多资源联合测试方法。通过实际验证得出:该方法对连线通道中的开/短路故障和延时故障,编程开关中的固定开/关故障,LUT中的固定0/1故障可以达到100%的故障覆盖率。